目前分類：半導體 (2)

瀏覽方式： 標題列表 簡短摘要

Self-Aligned Silicidation = salicide

silicide 金屬矽化物 降低接觸電阻

(繼續閱讀...)

WU MIN SHIN 發表在 痞客邦 留言(0) 人氣()

▲top

STI = Shallow Trench Isolation

顧名思義就是在CMOS上挖一條溝渠來做隔離，那是隔離什麼呢? 因為在CMOS上會有P+與N+結合起來的depletion region(空乏區)，當P+跟N+的面積太大時，depletion region也會跟著變大，會造成chip size依舊很大，為了解決這樣的問題，在近幾年先進製程下，STI的作法就可以解決中間的depletion region過大的問題。

(繼續閱讀...)

WU MIN SHIN 發表在 痞客邦 留言(0) 人氣()

▲top